岗位职责
l 使用 Verilog/SystemVerilog 开发 Zynq PL 侧数字逻辑，完成 DDS 波形生成、ADC/DAC 数据采集、射频时序控制、多路设备高精度同步、实时数据流处理。
l 参与 AXI 总线 PL 侧接口设计、自定义 IP 核开发，对接 PS 端完成寄存器、DMA 数据流交互；协同嵌入式工程师定义软硬件接口规范。
l 参与高速接口、跨时钟域、时序收敛设计，完成时序分析、资源优化，保障系统稳定运行。
l 协助量子实验、控制算法需求，拆解为硬件时序方案；完成模块仿真、板级调试、HIL 仿真验证。
l 协助定位时序违规、同步误差、数据传输错误、跨时钟域故障等逻辑问题，持续优化抖动、时延、同步精度。
l 编写模块设计文档、时序约束文档、仿真用例，完成 IP 核标准化封装与版本管理。
l 参与板级 Bring-up、整机系统联调，配合硬件、嵌入式、算法团队完成功能验收。
任职要求
l 电子工程、自动化、通信、物理等相关专业本科及以上学历；具备 Zynq 系列 FPGA 开发经验，拥有 UltraScale+ MPSoC 开发经验优先。
l 熟练 Verilog/SystemVerilog，具备完整 FPGA 开发、仿真、时序收敛实战经验。
l 熟悉 AXI4-Lite/AXI4-Stream 总线，熟悉 DMA、寄存器接口设计；掌握跨时钟域、时序约束、资源优化手段。
l 熟悉 ADC/DAC、DDS、AWG 信号链路开发，有高速数据采集、精密时序同步开发经验。
l 熟练使用 Vivado 等开发工具，能够使用示波器、逻辑分析仪开展板级调试。
l 具备英文原厂手册阅读能力，规范输出逻辑设计、测试文档。
加分项
- 拥有高速 Serdes、PCIe、25G/100G 光口逻辑开发经验
- 多通道高精度时钟同步开发经验
- 雷达、示波器、信号源、精密测量仪器开发经历
- 量子计算、中性原子 / 超导量子测控、激光控制系统项目经验
将简历发送至recruit@taiyiliangsheng.com
太一量生（上海）量子科技有限公司由微软原首席量子架构师刘弘斌博士与国内创投界领军人士方正浩共同创立，是一家专注于容错量子计算的新一代中性原子量子计算企业。太一量生致力于以镱（Yb）原子体系为核心，打造面向实用化与规模化的通用量子计算平台。 公司与北京大学、复旦大学、华东师范大学量子计算与精密测量领域领先课题组建立联合实验室及横向课题合作，并已汇聚来自MIT（麻省理工）、JILA（美国天体物理联合实验室）、NIST（美国国家标准局）、CQT（新加坡量子技术中心）、微软等国际知名科研机构及国内知名高校、研究所的逾50人复合型团队，覆盖量子架构、原子物理、量子纠错、系统工程、算法与产业化落地等关键方向，具备从底层硬件架构到上层应用系统的全栈研发能力。 相较于传统技术路线，太一量生系国内首家率先布局镱原子中性原子体系，重点面向逻辑比特、量子纠错和容错架构等国际竞争核心指标，推动量子计算从物理比特演示走向可扩展、可容错、可交付的工程化阶段。面对全球量子计算由“物理比特规模竞争”转向“逻辑比特与系统可靠性竞争”的关键窗口，公司以“原子级精度、系统级创新、产业级落地”为发展导向，正在建设具有全球竞争力的中性原子量子计算技术体系。 公司已获得IDG、高榕等头部机构与材料、化学、AI、制药领域头部产业资本数亿元融资，正加速成长为中国容错量子计算领域的代表性企业。
联系电话：021-64099258
邮编：201203
单位地址：上海市徐汇区云锦路 181 号 3 层 301 室
